[News] AMD Radeon: Neue Vega-10-Grafikkarten mit GDDR5-Speicher geplant?

**TweakPC Newsbot** · 27.12.2016, 12:21

AMD Radeon: Neue Vega-10-Grafikkarten mit GDDR5-Speicher geplant?
Angeblich wird AMD die kommenden Grafikkarten mit Vega-10-GPU mit verschiedenen Speicher-Varianten auf den Markt bringen.

Jetzt ist eure Meinung zum Thema gefragt. Postet hier eure inhaltlichen Kommentare und Fragen zu den News.
27.12.2016 14:14 - ID 38824

Stefan Payne · 27.12.2016, 14:40

Warum sollen die das machen?!
Macht keinen Sinn...

Und was für ein SPeicherinterface sollen sie bringen?
Reichen 384bit oder sinds wieder 512bit?

swatcher1 · 28.12.2016, 09:26

Zitat:

Zitat von Stefan Payne

Warum sollen die das machen?!
Macht keinen Sinn...

Öhm... um verschiedene Performance- und somit auch wichtige Preisbereiche abzudecken vielleicht? Klar macht das Sinn. =)

Luebke · 28.12.2016, 11:08

ist doch wohl klar warum sie das machen sollten; weil hbm2-speicher für die mittelklasse und darunter einfach viel zu teuer ist.

Stefan Payne · 28.12.2016, 17:12

Zitat:

Zitat von swatcher1

Öhm... um verschiedene Performance- und somit auch wichtige Preisbereiche abzudecken vielleicht? Klar macht das Sinn. =)

Dir ist aber schon klar, dass die Masken mit 14nm verdammt teuer sind und mehrere hundert Millionen Dollar an Entwicklungskosten verschlingen??

Man müsste also verdammt viel Geld in die Hand nehmen, um einen Vega mit GDDR5 SDRAM zu bringen...

Aber da bleibt dann auch noch die Frage vom Speicherinterface und wie hoch der Stromverbrauch von dem Speicherinterface ist...

Luebke · 29.12.2016, 08:44

oder man nimmt einfach einen speicherkontroller der sowohl hbm als auch gddr5 ram unterstützt, dann brauchts nur eine maske für mehrere produkte.

Stefan Payne · 29.12.2016, 10:10

Das klappt aber nur, wenn die beiden Technologien ähnlich sind, was bei HBM ja nun rein gar nicht der Fall ist.

Du hast hier einmal einen verdammt hoch taktenden, schmalen, der auch noch durchs Package aufs PCB muss.

Und dann hast du einen sehr breiten (1024bit x2), der aber nicht sehr hoch taktet und auch nicht vom Package runter muss.

Ist also 'ne ganz andere Baustelle, daher nicht vergleichbar.

Legion of the Damned · 29.12.2016, 10:17

Und wieso sollte der Controller nicht beide Technologien unterstützen können?

Luebke · 29.12.2016, 14:51

der speicherkontroller muss wissen, wie er den angebundenen speicher adressieren muss. und da kannst du auch speicherkontroller konstruieren, die das für mehr als eine speichersorte können, bzw ist das sogar der normalfall, dass speicherkontroller verbaut werden, die zu mehreren speichertypen kompatibel sind.

MisterSchue · 29.12.2016, 18:39

Angeblich wird doch schon die RX 480 - also ein teilreaktivierter (?) Polaris 10 - durch den GDDR5-Speicher ausgebremst. Würde so etwas dann bei einer größeren GPU noch umso stärker ins Gewicht fallen? Also trotz größerem Speicherinterface? Oder liegt das bei der RX480 an einem zu "kleinen" Speicherinterface?

Baue seit ca. 15 Jahren meinen Rechner selbst - und habe trotzdem Null Plan von der Technik.

Stefan Payne · 29.12.2016, 21:21

Zitat:

Zitat von Legion of the Damned

Und wieso sollte der Controller nicht beide Technologien unterstützen können?

Weil die viel zu unterschiedlich sind.

Du kannst ja auch nicht Async DRAM (EDO, FPM) mit Sync DRAM (SDRAM) nutzen oder so

Noch einmal:
Der Zustand, dass das Signal nicht durch das Package aufs PCB muss, ändert die Sache GEWALTIGST, denn so braucht man nur einen Bruchteil der Treiberleistung (und damit auch Watt), um das Signal vom CHip zum Speicher zu bekommen.

Schau dir auch mal die vorhandenen DIE Fotos an!
Kurz: je höher der Takt des SPeicherinterfaces, desto größer sind diese entsprechenden Bausteine. Und skalieren tun sie nicht mehr mit der Fertigungstechnik.
HBM aber sehr wohl, eben weil man deutlich weniger Treiberleistung braucht...

---------- Post hinzugefügt 22:21 ---------- Vorheriger Post von at 22:11 ----------

Zitat:

Zitat von MisterSchue

Angeblich wird doch schon die RX 480 - also ein teilreaktivierter (?) Polaris 10 - durch den GDDR5-Speicher ausgebremst. Würde so etwas dann bei einer größeren GPU noch umso stärker ins Gewicht fallen? Also trotz größerem Speicherinterface? Oder liegt das bei der RX480 an einem zu "kleinen" Speicherinterface?

Baue seit ca. 15 Jahren meinen Rechner selbst - und habe trotzdem Null Plan von der Technik.

Ja

Einerseits ist die Kompression bei Polaris noch nicht soo gut, soll mit Vega besser werden.
Andererseits hat man auch 'nur' ein 256bit Speicherinterface, wenn auch mit 2GHz Takt, so dass es 256GB/sec ergibt - also halb so viel wie für den kleinen Vega spekuliert bzw die Fijis haben (500MHz@4096 bit).

Legion of the Damned · 29.12.2016, 21:36

Ausrufezeichen machen ein Diskussion nur bedingt besser...

Aber nochmal: Was hindert AMD daran, dem Speichercontroller beide Funktionen zu verpflanzen? Klar, das Ding wird größer und somit steigen die Kosten. Aber wenn sich daraus (lukrative) Geschäftsfelder entwickeln bzw. abdecken lassen, so lässt sich das kein halbwegs anständiges Unternehmen entgehen.

**Mother-Brain** · 30.12.2016, 07:57

Zitat:

Zitat von Legion of the Damned

so lässt sich das kein halbwegs anständiges Unternehmen entgehen.

Wir reden von AMD....da hast du die Antwort

bei der Vorlage musste das sein.

Ich muss ehrlich sagen, dass ich in dem Thema nicht gut genug drin bin um beurteilen zu können ob das nun Sinn macht oder totaler schwachsinn wäre. Könnte es mir (rein logisch und was wir bislang gesehen haben) aber auch vorstellen.

Legion of the Damned · 30.12.2016, 08:17

Ganz ehrlich? Ich wollte es selbst schon schreiben, hab den Text dann aber wieder gelöscht.

AMD hat die letzten Jahre schon viele Facepalms hingelegt.

Edit: Gerade auf CB gesehen -> CanardPC hat in binär auf Seite 10 „ZenOC@Air=5G“ hinterlegt. Die Kerlchen sind schon ganz schön dreist.

http://library.madeinpresse.fr/samples/MPqY2Vg2I71P-f

Mal sehen, was das so bedeutet. Vielleicht gibt es ja schon nächste Woche mehr Infos. AMD wäre IMHO blöd, auf der CES keine Ankündigung zu machen, wenn die CPU die nächsten Wochen kommt. Paperlaunch hin oder her.

poloniumium · 03.01.2017, 23:34

Zitat:

Zitat von Legion of the Damned

Ausrufezeichen machen ein Diskussion nur bedingt besser...

wow, DAS ist ne freche floskel, wenn man selbst mit "..." endet.

HBM (und erst recht rev2) ist weiterhin der ekelige wunschtraum von spec-fetischisten. alle vorteile schön und gut aber man braucht dafür in der fertigung sachen die eben doch nicht mal so eben aus dem ärmel fallen. ich sass auch schon an nem tisch und wurde gefragt ob man sich was aus den rippen leiern kann um mit "haushaltsmitteln" TSVs im package zu basteln. ne danke, es gibt nicht umsonst anlagen für 6 stellige summen die andere dafür einsetzen.

Luebke · 09.01.2017, 12:08

aber die haben hbm2 ja schon, es geht um die mögliche ergänzung von gddr5 im speichercontroller für billigere graka-modelle

oder eigentlich eher darum, ob es wirtschaftlicher ist, einen dualen controller zu verbauen, oder mit zwei unterschiedlichen masken mit je einem einfachen controller je nach benötigtem speichertyp.
ich tippe aber auf ersteres, da es ja für die parallele produktion beider gpus nicht damit getan ist, eine zusätzliche maske zu fertigen.

dass die anbindung und das pcb vollkommen anders sind, ist ja wurst. der controller weiß doch, wie er den angebundenen speicher anzusprechen hat. meine ersten rechner hatten auch sd-ram und edo-ram. man konnte nur eins von beidem verbauen, aber der controller wusste mit dem jeweils verfügbaren speicher zu kommunizieren. interessanterweise musste man nichtmal per jumper auf den jeweiligen speichertyp umstellen, der controller hat von sich aus erkannt was verbaut war.