Samsung: Erste Pläne für 3-nm-Fertigung mit GAA-Transistoren vorgestellt

Die klassische Fertigung von Halbleitern soll auch in den kommenden Jahren in der Fertigungsgröße verkleinert werden. Während bislang davon ausgegangen wurde, dass bei einem Shrink auf fünf Nanometern das Ende der Verkleinerung erreicht wird, präsentierte Samsung nun erste Pläne für eine Fertigung im 3-nm-Design.

Die 3GAAE/GAAP (3nm Gate-All-Around Early/Plus) beinhaltet dabei neue Transistoren, welche den Shrink überhaupt möglich machen. Samsung selbst bezeichnet die GAA-Transistoren als MBCFET (Multi-Bridge-Channel FET).

Vor der Einführung der ersten 3-nm-Fertingung plant Samsung vorerst noch den Ausbau der 7-nm-Fertigung sowie 5LPE (5nm Low Power Early) und 4LPE/LPP (4nm Low Power Early/Plus). Konkrete Zeitpläne für die einzelnen Fertigungsverfahren wurden aber noch nicht genannt.

(Bild: Präsentation des US Samsung Foundry Forum)