Die größeren L2 Caches des Penryn wurden möglich und gleichzeitig auch nötig.
Möglich wurden sie duch die 45nm Architektur, wodurch einfach mehr Cache mit ins Package konnte, bei gleichzeitig immer noch kleineremt DIE. Auf der anderen Seite wird der größere Cache nötig, weil die Penryns ja potentiell höhere FSB- und Kerntakte haben (bis zu 400 MHz, 1600 Quadpumped) - wodurch bei den Intels auch der theoretisch maximale RAM-Durchsatz steigt. Also müssen immer höhere Datenraten über den Bus, den sich zwei Dualcores (so sind die Intel Quads derzeit designed) teilen, wobei sich wiederum jeder der beiden Dualcores einen Cache teilt. Und um dabei bei all diesem Verkehr auf dem Bus die Latenzen zwischen Kernen und RAM und den Kernen untereinander einigermaßen niedrig zu halten während die Rechenleistung der Einzelkerne potentiell steigt, braucht es diese großen Caches.
Ja ich weiss, das ist kompliziert...
LG