Intel bestätigt HBM-Unterstützung für die Sapphire-Rapids-Xeons

Wie neue Informationen zu den kommenden Server-Prozessoren andeuten, wird Intel mit der Sapphire-Rapids-Generation der Xeons nicht nur PCI-Express-5.0 als Protokoll einführen, sondern noch weitere Änderungen vornehmen.

Der Speichercontroller der Xeons der Sapphire-Rapids-Generation soll bereits mit DDR5-Speicher umgehen können und der PCI-Express-5.0-Standard mit dem CXL-1.1-Standard soll bei der Plattform ebenfalls angeboten werden. Erstmals soll eine Server-CPU auch mit HBM als Speicher umgehen können, wodurch sich neue Einsatzgebiete im Supercomputer-Markt erschließen könnten.

Wie über Twitter bekannt wurde, werden die Prozessoren die zwei Befehle "0220H - HBM command/address parity error" und "0221H - HBM data parity error" für die HBM-Unterstützung verarbeiten können. Wie genau der schnelle Speicher zusammen mit den Prozessoren zum Einsatz kommen wird, kann noch nicht beantwortet werden.