Speichertimings, CL-2, 2.5 ...

[reTiDE]

Also ich hab ja mittlerweile verstanden das niedrigere Werte kürzere (weniger?) Wartezeit und damit eine höhere Performance zur Folge haben. Aber gibt es hier jemanden der das etwas genauer erklären kann, oder kennt jemand eine Seite wo dazu auch technische Details stehen?
Man will sich ja schliesslich weiterbilden

[joergd]

http://www.tecchannel.de/hardware/173/index.html

Zum Erklären - siehe oben, zu kompliziert.

Kurz gesagt, der Speicher muß bei Cl.2 2 Takzyclen warten (in denen er geleert und neu initialisiert wird, hinzu kommen noch Latenz-(Verzögerungs-) zeiten, bis er für neue Opperationen zur Verfügung steht (bei 133 MHz=266DDR 1000:133=7,5 ns)