Die neueste Aktualisierung erfolgt fast ein Jahr nach der Veröffentlichung des ersten Entwurfs und bestätigt, dass die Entwicklung des neuen Standards für eine endgültige Veröffentlichung im Jahr 2025 im Zeitplan liegt.
PCIe 7.0, die nächste Generation der Computer-Verbindungstechnologie, soll die Datenübertragungsgeschwindigkeit auf 128 GT/s pro Pin verdoppeln, was auch die Geschwindigkeit von PCIe 6.0 verdoppelt und die von PCIe 5.0 vervierfacht. Dadurch könnte eine 16-Lane-Verbindung (x16) eine Bandbreite von 256 GB/s in beide Richtungen gleichzeitig unterstützen, abzüglich der Kodierungsüberlastung. Solche Geschwindigkeiten werden für zukünftige Rechenzentren sowie Anwendungen in den Bereichen künstliche Intelligenz und Hochleistungsrechnen, die noch schnellere Datenübertragungsraten benötigen, von Vorteil sein.
Um diese hohen Datenübertragungsraten zu erreichen, verdoppelt PCIe 7.0 die Busfrequenz auf der physischen Ebene im Vergleich zu PCIe 5.0 und 6.0. Der Standard behält jedoch die Pulsamplitudenmodulation mit Four Level Signaling (PAM4), 1b/1b FLIT Mode Encoding und die Technologien zur Forward Error Correction (FEC) bei, die bereits für PCIe 6.0 verwendet werden. Darüber hinaus konzentriert sich die PCIe 7.0 Spezifikation auf verbesserte Kanalparameter und Reichweite sowie verbesserte Energieeffizienz.
Die Ingenieure hinter dem Standard stehen vor einer großen Herausforderung, da PCIe 7.0 eine Verdoppelung der Busfrequenz auf der physischen Ebene erfordert, eine bedeutende Entwicklung, die PCIe 6.0 mit PAM4-Signalisierung umgangen hat. Mit PCIe 7.0 kehrt die PCI-SIG zu einer besonders anspruchsvollen Entwicklung zurück, indem sie die physische Ebene erneut verbessern muss – diesmal, um sie auf etwa 30 GHz zu betreiben. Wie viel davon durch intelligente Signalisierung (und Retimer) und wie viel durch reine Materialverbesserungen, wie dickere Leiterplatten (PCBs) und Materialien mit geringen Verlusten, erreicht wird, bleibt abzuwarten.
Der nächste wichtige Schritt für PCIe 7.0 ist die Finalisierung der Version 0.7 der Spezifikation, die als vollständiger Entwurf gilt. Nach dieser Iteration können keine neuen Funktionen hinzugefügt werden. PCIe 6.0 durchlief vor der Finalisierung vier Hauptentwürfe – 0.3, 0.5, 0.7 und 0.9, sodass PCIe 7.0 wahrscheinlich auf dem gleichen Weg ist.
Nach der endgültigen Finalisierung im Jahr 2025 dürfte es einige Jahre dauern, bis die erste PCIe 7.0-Hardware in den Regalen steht. Obwohl die Entwicklungsarbeit an Controller-IP und erster Hardware bereits im Gange ist, erstreckt sich dieser Prozess meist weit über die Veröffentlichung der PCIe-Spezifikation hinaus.
KING DEALS! Jetzt bis zu 60% auf Top-Hardware von Markenherstellern sparen! 
