[News] AMD Zen 3: Ryzen 9 5900X mit 12 Kernen und 24 Threads?

[TweakPC Newsbot]

AMD Zen 3: Ryzen 9 5900X mit 12 Kernen und 24 Threads?
Ein Leak nennt erstmals Details zu den noch unveröffentlichten Prozessoren der Vermeer-Desktop-Prozessoren.

Jetzt ist eure Meinung zum Thema gefragt. Postet hier eure inhaltlichen Kommentare und Fragen zu den News.
17.09.2020 21:15 - ID 46694

[Stefan Payne]

Das lässt dennoch Raum für den 5950X

[Luebke]

naja stand heute ist eine 6/12-cpu sinnvoll, eine 8/16-cpu für die meisten die obergrenze des sinnvoll nutzbaren (klar, ausnahmen bestätigen wie immer die regel). der 3900X macht in den wenigsten fällen wirklich sinn und ist mehr ein nice2have, vom 3950X ganz zu schweigen. in zukunft wird sich das richtung mehr kerne verschieben und der 5900X könnte auf dauer nicht den 3900X sondern den 3700X ablösen und der 5800X den 3600. an amds stelle hätte ich die namensgebung etwas angepasst, dann könnte man die selben produkte auslegen als "amd spendiert seinen cpus wieder meher kerne"
ob ein 5950X kommt bleibt abzuwarten. vllt baut AMD in 5nm ja 12-kern ccx, dann wäre der 5900X als größtes model durchaus logisch. dann bekommt man 16 kerne erst ab threadripper, was deren daseinsberechtigung erhöhen würde. aktuell dürften die hexadezicores eher ein nischendasein fristen und sind halt sehr teuer in der produktion. und intel hinkt ja deutlich mit der kernzahl hinterher.

[HamsterofOverclocking]

ich hab nen 3900x

(aber ich kann die kerne auch wirklich nutzen)

[Stefan Payne]

Zitat von Luebke

naja stand heute ist eine 6/12-cpu sinnvoll, eine 8/16-cpu für die meisten die obergrenze des sinnvoll nutzbaren

ja, aber die CPU kaufst idR nicht, wie die Grafikkarte, von 12 bis Mittag sondern nutzt oft zwischen 5 und 15 Jahren.

Zitat von Luebke

ob ein 5950X kommt bleibt abzuwarten.

Warum sollts nicht?
Ich sehe keinen Grund, warum man jetzt auf einmal die Anzahl der Kerne auf 12 reduzieren würde, auch wenn Zen3 bisserl flotter ist und der 12 Kern Zen3 mit dem 16 Kern Zen2 mithalten könnte.

Zitat von Luebke

vllt baut AMD in 5nm ja 12-kern ccx, dann wäre der 5900X als größtes model durchaus logisch. dann bekommt man 16 kerne erst ab threadripper, was deren daseinsberechtigung erhöhen würde.

Nope, das ist einfach zu teuer.
Die Komplexität der Kernverbindungen erhöht sich exponentionell, da alle Kerne mit allen verbunden werden müssen.
Daher hat man sich für 4 Kerne pro CCX entschieden: ist der Punkt der besten effizienz und einer normalen Komplexität.

Hier ein Bild (musst nach rechts clicken):
https://www.intel.com/content/www/us...rocessors.html

Es ist wahrscheinlicher, dass man auf 16 Kern CCDs setzt und 2 CCX per CCD verbaut, wie bei Zen2.

[BigBoymann]

Zitat von Stefan Payne

Daher hat man sich für 4 Kerne pro CCX entschieden: ist der Punkt der besten effizienz und einer normalen Komplexität.
.

Das ist aber sicher, dass Zen3 auf 8 Kerne pro CCX setzen wird, daher gehe ich auch zu 100% davon aus, dass es 16 Kerner geben wird, da entweder 8 oder 16 Kerne in einer CPU verbaut sind, evtl.bleibt fraglich wie hoch die Yields sind, bei 12 Kernen kann man je CCX 2 Kerne defekt haben, dass treibt die Yields Rate natürlich deutlich hoch. Derzeit könnte man mit 4 intakten CCX einen 16 Kerner produzieren, statistisch wird es wesentlich mehr voll intakte 4Kern CCX geschafft haben als 8Kern CCX.
wenn man aber alles richtig deutet, ist derzeit nicht der Yields Faktor das Problem, sondern die Produktionskapazität bei TSMC, die haben halt aktuell alle Hände voll zu tun, BigNavi, Konsolen und Zen 3 kommt alles sehr stark komprimiert auf den Markt.

[Stefan Payne]

Zitat von BigBoymann

Das ist aber sicher, dass Zen3 auf 8 Kerne pro CCX setzen wird, daher gehe ich auch zu 100% davon aus, dass es 16 Kerner geben wird, da entweder 8 oder 16 Kerne in einer CPU verbaut sind, evtl.

Ja, aber 8 Kern CCX = CCD.
Der Zen2 war schon 8 Kern CCD.

Allerdings sprechen wir hier auch von 16nm -> 7nm+
Und somit ist der Crossbar Interconnect kleiner.
Wobei wir noch nicht wissen, wie die Kerne verbunden sein werden. OB man alle Kerne miteinander verbindet oder eine Art von Ringbus oder so verwendet...

Gibt ja auch die Diagramme, wie man 8 Kern CPU Systeme miteinander verbindet. Das ist ja auch möglich....
Da müssen wir abwarten, was AMD in 2,5 Wochen sagt...

Zitat von BigBoymann

bleibt fraglich wie hoch die Yields sind

Die sind enorm gut.
Dürften bei weit über 90% liegen, mit salvage so gut wie gar keine kaputten. Eher ist das Problem, dass man vermutlich gute Dies für die Salvage Parts nutzen muss.

Zitat von BigBoymann

Derzeit könnte man mit 4 intakten CCX einen 16 Kerner produzieren, statistisch wird es wesentlich mehr voll intakte 4Kern CCX geschafft haben als 8Kern CCX.

Verwechsel bitte nicht CCX (Kern Schnipsel) mit CCD (also das CPU Die Chiplet)

Zitat von BigBoymann

wenn man aber alles richtig deutet, ist derzeit nicht der Yields Faktor das Problem, sondern die Produktionskapazität bei TSMC, die haben halt aktuell alle Hände voll zu tun, BigNavi, Konsolen und Zen 3 kommt alles sehr stark komprimiert auf den Markt.

Ja, aber du darfst auch nicht vergessen, dass man nVidia rausgekickt hat (bzw nVidia sich rausgekickt hat) und man auch Huawei nicht mehr beliefern kann, sollte noch genug Kapazität für AMD (und damit auch Microsoft und Sony) vorhanden sein. Zumal AMD das ja auch noch ausbauen wird.

Auch wissen wir noch nicht, welches 7nm Verfahren AMD für die kommenden RDNA2 und Zen3 Dies bestellt hat. Sie haben bisher nur von "enhanced 7nm" gesprochen.
Das kann N7P oder N7+ sein...
Gut, EUV ist nicht soo wahrscheinlich, da der Aufwand dafür deutlich größer ist. Aber der Gewinn ist auch größer.

[BigBoymann]

@Stefan Payne:



Das CCD wurde aber eben bisher aus zwei CCX zusammengesetzt und war daher deutlich flexibler.





Die Yield Raten sind ein wichtiger Faktor, ich gehe sogar so weit, dass AMD nur durch die sehr guten Raten (man munkelte hier aktuell von 93%) überhaupt auf die Idee gekommen ist ein 8 Kern CCX zu bauen. Die Yields sollen ja von Beginn an auf einem extrem guten Niveau gewesen sein, was sicherlich auch der Fertigung von diesen kleinen Schippseln (wie du sie nennst) zu verdanken ist. Bei 8 Kern CCX werden die Yield aber deutlich runtergehen, einfach weil die doppelt so große Fläche belichtet werden muss.

Grob gerechnet würde man voraussichtlich auf um die 85% kommen, was aber wohl immer noch weit vor Intels 10nm Technik ist, die wohl letztes Jahr bei 10% YieldRate lag.

[Luebke]

es war ja jetzt nur eine theoretische überlegung von wegen ob ein bislang von amd nicht erwähnter 5950 garantiert kommt oder auch der bereits genannte 5900 das flagschiff sein könnte. und ein 12-kern ccx hätte auch so seine vorteile. amd ist ja nicht umsonst von 4 auf 8 kerne je ccx gegangen. zum beispiel wäre bei einer dann monolitischen cpu (nur consumer-modelle) das problem mit dem interconnect als flaschenhals hinfällig. für die TR und epyc-cpus würde das bedeuten, dass man bis 48 kerne/96 threads mit nur vier ccx realisieren könnte.

und was die mehrkosten für größere ccx angeht: ist der ccx zu zwei dritteln defekt geht er immernoch als R3 durch, ist er zu 80% defekt reichts für nen athlon. also wird zwar die wahrscheinlichkeit für defekte größer, aber der ausschuss durch defekte kleiner. das relativiert den effekt also wieder.

[BigBoymann]

Zitat von Luebke

es war ja jetzt nur eine theoretische überlegung von wegen ob ein bislang von amd nicht erwähnter 5950 garantiert kommt oder auch der bereits genannte 5900 das flagschiff sein könnte. und ein 12-kern ccx hätte auch so seine vorteile. amd ist ja nicht umsonst von 4 auf 8 kerne je ccx gegangen. zum beispiel wäre bei einer dann monolitischen cpu (nur consumer-modelle) das problem mit dem interconnect als flaschenhals hinfällig. für die TR und epyc-cpus würde das bedeuten, dass man bis 48 kerne/96 threads mit nur vier ccx realisieren könnte.

und was die mehrkosten für größere ccx angeht: ist der ccx zu zwei dritteln defekt geht er immernoch als R3 durch, ist er zu 80% defekt reichts für nen athlon. also wird zwar die wahrscheinlichkeit für defekte größer, aber der ausschuss durch defekte kleiner. das relativiert den effekt also wieder.

Dir ist aber bewusst, dass Zen3 (also der aktuell erwartete) die Ryzen 5xxxer darstellen wird? Die Ryzen 4000 werden nur im Mobilsektor genutzt und um die CPU Arch mit den mobilen gleichzuschalten, setzt man die 4er im Desktop aus.



Daher wird Zen3, das ist glaube ich gesichert, aus 8 Kern CCX/CCDs bestehen, ein 12 Kerner wird also mind. 4 deaktivierte Kerne besitzen, ein 16 Kerner ist also höchstwahrscheinlich, denn selbst mit nur 85% YieldRate werden genug ganze Chips abfallen um 16 Kerne zu begründen.

[MisterSchue]

Wenn Haus und Garten weitesgehend fertig sind, kann ich mir so ein Ding sicherlich mal gönnen.

[Stefan Payne]

Zitat von BigBoymann

Das CCD wurde aber eben bisher aus zwei CCX zusammengesetzt und war daher deutlich flexibler.

Hm? Inwiefern?
Du kannst mit 4 CCX keinen 10 Kerner machen, da alle CCX die gleiche Anzahl an Kernen haben müssen. Und bei 4 CCX es ein vielfaches von 4 sein muss.

Bei 2 CCX ist es ein vielfaches von 2.

Das heißt, dass jetzt auch 10 und 14 Kern CPUs, theoretisch, möglich sein könnten.

Zitat von BigBoymann

Die Yield Raten sind ein wichtiger Faktor, ich gehe sogar so weit, dass AMD nur durch die sehr guten Raten (man munkelte hier aktuell von 93%) überhaupt auf die Idee gekommen ist ein 8 Kern CCX zu bauen.

Naja, aber mal ehrlich:
was sollten sie sonst machen, um Zen3 auf +10% (oder mehr) zu bekommen?
Die 4 Kern CCX sind noch ein großer Bremsklotz, da die CCX to CCX Kommunikation relativ lahm ist, verglichen zur inter CCX Kommunikation (=niedriger denn Intel).

Und so könnte man das auch besser für Spiele machen.
Das ist ja noch eines der großen Probleme von Zen, dass die Latenz zum Speicher (und zwischen den CCX) relativ hoch ist.

Zitat von BigBoymann

Die Yields sollen ja von Beginn an auf einem extrem guten Niveau gewesen sein, was sicherlich auch der Fertigung von diesen kleinen Schippseln (wie du sie nennst) zu verdanken ist. Bei 8 Kern CCX werden die Yield aber deutlich runtergehen, einfach weil die doppelt so große Fläche belichtet werden muss.

Ähm, nein?
Die Fläche verändert sich doch nur durch die Architekturänderung und größere Komplexität der Core Interconnects.
AN der Größe des CCDs dürfte sich nicht so viel ändern, da CCD das Die Schnipsel ist, dass belichtet werden muss.
Das ist bisher auch 8 Kerne groß, nur dass der L3 geteilt ist, der Crossbar nur 4 Kerne umfasst und nicht 8.

Auch sprechen sie von "7nm Enhanced" was auch immer das heißt.
Da sagt man, dass die ev. 10% dichter packen können. Sprich es ist sogar möglich, dass der Core Die etwas kleiner werden könnte.

Zitat von BigBoymann

Grob gerechnet würde man voraussichtlich auf um die 85% kommen, was aber wohl immer noch weit vor Intels 10nm Technik ist, die wohl letztes Jahr bei 10% YieldRate lag.

Nope, weil sowohl Zen2 als auch Zen3 CCD etwa gleich groß sein werden -> ~74mm² +/- 10%, ev. 20%.
Also ich denke, dass sich an der Größe wenig ändern wird...