AMD erweitert die Versal-RF-Series-adaptive-SoCs um native Unterstützung für UCIe-1.1-Schnittstellen. Die neuen Geräte ermöglichen Chiplet-Kommunikation mit hoher Bandbreite und geringem Energiebedarf direkt im Paket, statt über klassische Board-Level-Verbindungen.
UCIe erlaubt es Entwicklern, spezialisierte Chiplets wie RF-AFEs, AI-Beschleuniger, CPUs, GPUs oder Sicherheits-Engines in einem gemeinsamen Paket zu kombinieren, wodurch sich Latenz, Leistungsaufnahme, Größe und Entwicklungsaufwand reduzieren lassen.
Die Versal-RF-Series-Geräte integrieren hochauflösende RF-Datenkonverter, dedizierte DSP-IP, AI-Engines und programmierbare Logik in einem einzigen Chip und bieten bis zu 80 TOPS DSP-Compute. Mit UCIe kommen bis zu vier UCIe-SP-Interfaces und zwei UCIe-AP-Interfaces hinzu, die zusammen Multi-Terabit-Bandbreite bereitstellen. AMD sieht darin einen Weg, bewährte Chiplets wiederzuverwenden und monolithische SoCs zu vermeiden, was Entwicklungszeit und Kosten senkt.
Chiplet-Architekturen verschieben spezialisierte Funktionen näher zusammen. Bisher mussten RF-Front-Ends, AI-Beschleuniger oder optische Interfaces über Board-Level-Verbindungen angebunden werden, was zusätzliche Latenz und Komplexität erzeugte. UCIe schafft eine standardisierte In-Package-Verbindung, die heterogene Chiplets effizient verknüpft, auch wenn sie von unterschiedlichen Herstellern stammen.
AMD plant, weitere adaptive SoCs mit UCIe-Unterstützung nachzureichen, sobald der Markt wächst. Produktionschiplets für die Versal-RF-Series sollen im vierten Quartal 2027 verfügbar sein.
