ASUS E35M1-M PRO: AMD E-350 Fusion APU 'Zacate' im Test (5/14)

Draufsicht: Die APU

Mit den Accelerated Processing Units hat AMD endlich geliefert, was das Unternehmen seit dem Kauf von ATI versprochen hatte: "The Future is Fusion" war in den letzten Jahren das Unternehmensmotto und nun scheint sie also da, die Zukunft.

Fusion, darauf legt AMD Wert, ist nicht einfach nur, wenn nur CPU und IGP auf einen gemeinsamen Träger aufgebracht werden. Und es ist demnach auch keine Fusion, wenn lediglich CPU und IGP im gleichen Chip vereint sind. Um AMDs Definition der Fusion gerecht zu werden, muss eine zeitgemäße x86 Architektur zusammen mit der Technologie aktueller GPUs im selben Die beheimatet sein. Wie praktisch für AMD, dass man diese Kombination exklusiv anbieten kann.

Was aber verbirgt sich hinter dem Marketing-Sprech?

Schon vor dem Kauf von ATI hatte AMD zwei Strategien verfolgt, die sich beide wesentlich in der E-Series Plattform wiederfinden. Das eine war die Bündelung und Integration von Funktionen in der CPU selbst (bereits im Jahr 2003 integrierte AMD den Speicher-Controller), das andere die Auflösung von Flaschenhälsen im System (etwa durch HyperTransport). Beide Prizipien führt AMD mit den APUs fort, indem sich das Unternehmen immer weiter in Richtung System on a Chip (SoC) bewegt.

Dadurch, dass die GPU im selben Stück Silizium angesiedelt ist wie der CPU-Teil einer APU, entfällt der Zwang zur Herstellung einer schnellen Verbindung zwischen diesen beiden Einheiten über das Mainboard. Außer Energie im konkreten System spart es auch enorm Produktionskosten, nur einen Chip anstatt mehrerer zu produzieren.

In der Gegenüberstellung von Schema und realer Hardware wird es deutlich: Zwei CPU-Kerne, ein Single Channel Memory Controller und 80 Shader einer GPU benötigen gemeinsam nicht einmal den Platz eines 1 Cent Stücks. Noch wesentlich kleiner fällt der Fusion Controller Hub (FCH) aus. AMD hat also die klassischen vier Einheiten CPU, GPU, Northbridge und Southbridge auf zwei Winzlinge reduziert: APU und Southbridge. Beide Teileinheiten verfügen über 4 PCIe Lanes, mittels derer eine APU Plattform um zusätlichen Funktionen erweitert werden kann.

Aber AMD hat nicht nur auf bewährte Design-Philosophien gesetzt. Gefertigt werden die E-Series und C-Series APUs nicht vom eigenen Spin-Off Globalfoundries im Silicon on Insulator (SOI) Verfahren, sondern vom Auftragsfertiger TSMC in Bulk Silcon und 40nm Strukturgröße. Dies ist kein Versehen oder nötiger Kompromiss, sondern soll auch in Zukunft bei den Nachfolgeprodukten der ersten Low-Energy APUs ("Wichita", "Krishna") weitergeführt werden. AMD betritt also auch abseits von PR-Folien tatsächlich Neuland.