Die neuen Chips richten sich an Anwendungen mit moderaten bis mittleren Speicherkapazitäten, bei denen gleichzeitig Energieeffizienz und Performance eine Rolle spielen. Eine volle Serienproduktion soll im Laufe des Geschäftsjahres 2025 anlaufen.
Die 9. Generation basiert auf der bewährten 5. Generation BiCS FLASH und erweitert das Layer-Stacking auf 120 Schichten. Durch die CBA-Technologie werden Speicherzellen und CMOS-Peripherie auf getrennten Wafern optimiert und anschließend verbunden. Dieser Ansatz erlaubt, nach eigenen Angaben, eine bessere Signalintegrität, eine höhere Bitdichte und eine effizientere Nutzung des Chipflächen-Budgets im Vergleich zu herkömmlichen 8- oder 10-lagigen Designs.
Interne Messungen zeigen, dass die neuen 512 Gb-Chips in sequenziellen Schreibvorgängen etwa 61 Prozent schneller arbeiten und beim Lesen rund 12 Prozent zulegen. Dabei verbessert sich die Energieeffizienz um 36 Prozent (Write) beziehungsweise 27 Prozent (Read). Als Schnittstelle kommt Toggle DDR 6.0 zum Einsatz, das regulär 3,6 Gb/s pro Pin erlaubt und in Demonstrationsaufbauten kurzzeitig Übertragungsraten von bis zu 4,8 Gb/s erreicht hat. Feine Anpassungen im Planar-Scaling tragen zu einer um etwa 8 Prozent gesteigerten logischen Bitdichte bei.
Kioxia verfolgt eine zweigleisige Entwicklung: Die 9. Generation zielt auf ein ausgewogenes Kosten-Nutzen-Verhältnis mittels CBA und moderater Layer-Zahl ab, während die angekündigte 10. Generation höhere Stückkapazitäten durch eine größere Layer-Zahl anstrebt. Diese Produktdifferenzierung soll es ermöglichen, auf spezifische Marktanforderungen je nach Kapazitäts- und Performancebedarf flexibel zu reagieren.
Geplant ist die Integration der 9. Generation 512 Gb-TLC in Enterprise-SSDs, die in KI-Beschleunigern und GPU-zentrierten Systemen eingesetzt werden. Gerade in Systemen, die große Datensätze in Echtzeit verarbeiten müssen, kann die Kombination aus geringem Energieverbrauch und hoher Datendurchsatzrate den Durchsatz wesentlich erhöhen. Darüber hinaus bieten die Chips in Workstation- und Embedded-Umgebungen eine Option für Anwendungen mit moderatem Speicherbedarf und striktem Energie- oder Kostenrahmen.
Nach aktuellem Planungsstand erfolgen Evaluierungen bei Technologiepartnern noch in diesem Jahr, gefolgt von einer stufenweisen Produktion in der zweiten Hälfte 2025. Erste Serienkonfigurationen werden dabei an konkrete Anforderungen der Cloud- und AI-Infrastruktur angepasst.
