RAM Grundlagen ( SR, DDR, RDRAM  und Co.)	/Hardware/Sonstiges

CL2 ist nicht gleich CL2

Aufpassen mit den Timings

CL2 Speicher wie er im Volksmund so schön genannt wird gibt es nicht nur in einer sondern gleich in mehreren Varianten. Und gerade hier muss man aufpassen, wir der Begrif CL2 Speicher doch von vielen einfach mit "höchster Performance" gleichgesetzt.

Es gibt jedoch Unterschiede. Einmal haben alle drei Werte die selben Timings von 2, was selbstverständlich das Beste ist. Andernfalls können RAS oder RAS-to-CAS auch 3 Takte benötigen und trotzdem heißt der Speicher CL2. Der Nachteil ist hier, dass ein Speicher, der mehr Zeit für das adressieren der Zeile (RAS = 3) oder zum Signalwechsel (RAS-to-CAS = 3) verbraucht, einfach langsamer ist und somit eben gerade nicht die beste Performance bietet. Somit sollte man immer darauf achten, das auch die anderen Timings niedrig sind und nicht nur die CL, wenn man schnellen Speicher haben möchte.

Im allgemeinen ist die CAS Latency sowieso nicht wichtiger als RAS oder RAS-to-CAS, zumal deren Geschwindigkeitsvorteil erst dann zur Geltung kommen kann wenn auf der selben Zeile weiter gelesen/geschrieben wird, also große Datenblöcke übertragen werden. Der Vorteil macht somit vor allem bei Programmen Sinn, welche sehr große Dateien umherschaufeln müssen.

Übrigens, es mag manchem Leser bereits aufgefallen sein. Ein Mal wird z.B. von Row Precharge und ein anderes mal von RAS Precharge gesprochen. Was hat es nun auf sich? Handelt es sich etwa um zwei verschiedene Dinge, oder wird da was durcheinander gebracht? Die Antwort ist ganz simpel. Weder noch. Beides bedeutet in der Tat ein und das selbe. Nicht mal die Fachleute blicken da ganz durch und man findet die unterschiedlichsten Bezeichnungen quer Beet, daher geht man neuerdings dazu über die in Klammern stehenden Abkürzungen zu verwenden. Das hat natürlich seine Vor und Nachteile. Für den Profi ist es so leichter zu erkennen worum es sich wirklich handelt, für den Leihen aber, den nur selten daran was ändert, sind diese eher ein Buch mit sieben Siegeln.

Der Burst-Mode:

Besser viel auf einmal als alles einzeln

Wie der Zugriff auf die einzelnen Speicherzellen abläuft, haben wir ja bereits geklärt. Nun muss man sich vor Augen halten, dass sich dieser Vorgang auch bei dem Zugriff der nächsten Speicherzelle wiederholt. Also immer und immer wieder die selbe Prozedur, um eine Speicherzelle nach der anderen auszulesen oder zu beschreiben. Ein sehr aufwendiges Verfahren, das viel Wartezeit kostet. Um dem vorzubeugen, wurde bei dem EDO-RAM der erste Schritt Richtung Burst-Mode vollzogen, indem die Daten blockweise ausgelesen wurden. Also mehrere Speicherzellen auf ein Mal. Der nächste Schritt in der DRAM Evolution bestand darin mehrere Blöcke auf ein Mal auslesen zu können, was wir heute als den Burst-Mode kennen. Dabei wird der Speicher zunächst ganz normal adressiert und die erste Spalte gelesen, doch anstatt einer erneuten Adressierung, um die nächste Spalte lesen zu können, wird automatisch auf die nächste Spalte gesprungen und diese ausgelesen. Dies vollzieht sich so lange bis alle Spalten in einer Zeile ausgelesen wurden. Somit lassen sich viel größere Datenmengen in viel kürzerer Zeit auslesen, da viele Adressierungsvorgänge einfach wegfallen. Anders ausgedrückt werden so ganze Zeilen gelesen. Dies ist jedoch davon abhängig, ob die auszulesenden Daten zusammengehörig und zusammenhängend sind, also nicht fragmentiert sind und ob sich diese am Anfang, der Mitte, oder am Ende der Zeile befinden. Wenn also die Bedingungen stimmen, kann ein Burst-Mode erfolgen und die Latenzen (Wartezeiten) fallen nur ein Mal an. 

Besonderheiten bei der RAS & CAS Adressierung auf RDRAMs:

RDRAM ist eben doch etwas anders

Im Gegensatz zu SDRAM, das zunächst die Zeile und dann die Spalte adressieren muss, um auf die Speicherzellen zuzugreifen, können beim RDRAM alle drei Vorgänge parallel ablaufen. Möglich macht dies das Splitten des Kontrollbusses und die serielle Anbindung der Speicherchips untereinander. Während beim SDRAM die Speicherchips so zusammengeschaltet sind, dass sie eine einzige große Matrix bilden, die als Ganzes adressiert werden muss, ist diese Matrix beim RDRAM aufgrund der seriellen Anbindung in Sektionen unterteilt, wobei jeder Speicherchip eine Sektion bildet, die direkt an den Datenbus angebunden ist. Dies, und der Umstand dass der Kontrollbus separat RAS und CAS Operationen ausführen kann, macht es nun möglich, dass an eine Sektion ein RAS-Signal, an eine andere Sektion bereits ein CAS-Signal gesendet wird, während in einer anderen Sektion Daten ein- oder ausgelesen werden. Diese parallele Abarbeitung der Steuersignale und Speicherzugriffe lässt die Latenzen zwar nicht komplett wegfallen, doch fallen sie viel weniger ins Gewicht als beim herkömmlichen SD- oder DDR-RAM.

Nächste Seite: Die Zukunft des Speichers