AMD und IBM verbessern Strained-Silicon-Technologie

Pressemitteilung

AMD und IBM erzielen Durchbruch in der Halbleiterfertigung

Neuartige Strained-Silicon-Technologie verbessert die Leistungsfähigkeit und den Stromverbrauch in künftigen Single- und Multi-Core-Prozessoren

AMD und IBM haben heute die gemeinsame Entwicklung der neuen Strained-Silicon-Transistortechnologie angekündigt. Damit ist es möglich, die Leistungsfähigkeit von Prozessoren zu steigern sowie die Stromaufnahme zu optimieren. Verglichen mit herkömmlich gefertigten Transistoren bietet der neue Fertigungsprozess eine um bis zu 24 Prozent gesteigerte Geschwindigkeit der Transistoren bei gleicher Leistungsaufnahme.

Schnellere und effizientere Transistoren sind die Basis für leistungsfähigere Prozessoren mit geringer Stromaufnahme. Zwar arbeiten kleinere Transistoren schneller, bergen aber das Risiko, dass sie aufgrund von Leckströmen oder uneffizienten Schaltvorgängen, eine höhere Leistung aufnehmen und damit unerwünschte Wärme erzeugen. Das kürzlich von AMD und IBM entwickelte „Strained Silicon“ hilft, diese Hürden zu überwinden. AMD und IBM sind die ersten Unternehmen, die Strained-Silicon in Kombination mit der Silicon-on-Insulator-Technologie vorstellen, was zu weiteren Verbesserungen in puncto Leistungsfähigkeit und Stromaufnahme führt.

Der neue Strained-Silicon-Prozess, genannt „Dual Stress Liner“, verbessert die Leistung sowohl von n-Kanal- als auch p-Kanal-Transistoren, indem die Siliziumatome in einem Transistor gestreckt und im anderen komprimiert werden. Die Dual-Stress-Liner-Technik benötigt keine kostenintensiven und kritischen neuen Fertigungstechniken, so dass sie schnell in die Massenproduktion auf Standard-Produktionsanlagen mit üblichen Materialen zu überführen ist.

„Mit optimierten Lösungen wie dem Strained-Silicon-Verfahren sind wir in der Lage, unserern Kunden einen Mehrwert zu bieten“, erklärt Dirk Meyer, Executive Vice President, Computation Products Group bei AMD. „Unser gemeinsamer Fortschritt in der Entwicklung innovativer Silizium-Technologien erlaubt es AMD heute, die beste Leistung pro Watt bereitzustellen.“

Details der innovativen Dual-Stress-Liner-Technik von AMD und IBM werden auf dem Meeting 2004 der IEEE International Electron Devices vom 13. bis 15. Dezember in San Francisco, Kalifornien, bekannt gegeben. Die Dual-Stress-Liner-Technik kombiniert mit der SOI-Technologie wurde gemeinsam von Ingenieuren von IBM, AMD, Sony und Toshiba im Semiconductor Research and Development Center (SRDC) von IBM in East Fishkill, NY, und von AMDIngenieuren in der Fab 30 in Dresden entwickelt.

IBM und AMD arbeiten seit Januar 2003 an der Entwicklung von Halbleiterproduktionstechniken der nächsten Generation zusammen.